Hamburg / 10. Juni 2025 - 13. Juni 2025
ISC High Performance 2025
Messe für High Performance Computing (HPC), Machine Learning (ML), Datenanalyse und Quantencomputing
Messe für High Performance Computing (HPC), Machine Learning (ML), Datenanalyse und Quantencomputing
Die ISC High Performance Konferenz und Ausstellung 2025 ist ein internationales Forum, das Fachleute aus Forschung, Wirtschaft und Industrie zusammenbringt, um über Hochleistungsrechnen (HPC), Künstliche Intelligenz (AI), Datenanalyse und Quantencomputing zu diskutieren. Ziel der Veranstaltung ist der globale Austausch von Wissen, Innovation und Zusammenarbeit in diesen Sektoren.
Unsere Experten Dr. Jens Krüger, Dr. Franz-Josef Pfreund, Dr. Mirko Rahn, Dr. Arcesio Castaneda Medina, Dr. Daniel Grünwald und Dr. Pascal Halffmann präsentieren ihre Innovationen aus den Forschungsbereichen Künstliche Intelligenz, Quantencomputing, skalierbares Computing und Speichersysteme der nächsten Generation. Die neuesten Entwicklungen auf dem Gebiet der parallelen Hochleistungs-Dateisysteme werden von unseren Forschern zusammen mit den Kolleginnen und Kollegen des Fraunhofer-Spin-offs ThinkParQ vorgestellt.
Dieses Jahr neu auf der ISC High Peformance: Unsere Forschenden stellen MCSS vor, eine flexible, mehrschichtige Speicherarchitektur, die für datenintensive Workloads mit extrem niedrigen Latenzzeiten entwickelt wurde. MCSS schließt die Leistungslücke zwischen DRAM und herkömmlichem Speicher und ist damit ideal für KI-Inferenz, Echtzeit-Analysen und groß angelegte Simulationen.
Ein weiteres Highlight in diesem Jahr ist GPI-2, die PGAS-Kommunikationsbibliothek (Partitioned Global Address Space) mit geringem Overhead, die für skalierbare, latenzempfindliche HPC-Anwendungen entwickelt wurde. GPI-2 unterstützt jetzt libfabric, wodurch die Kompatibilität mit modernen Hochleistungs-Interconnects erweitert und die Portabilität über verschiedene HPC-Plattformen hinweg verbessert wird.
GaspiLS ist unsere skalierbare iterative Löser-Bibliothek, die sich in Zeiten von Exascale-Computing bereits in Industrieunternehmen bewährt hat. Viele Simulationen im Ingenieurwesen basieren auf Computational Fluid Dynamics und Finite-Elemente Methoden (CFD- und FEM-Methoden), zum Beispiel die Bestimmung aerodynamischer Eigenschaften von Flugzeugen oder die Analyse von Gebäudestatik. Um schneller Erkenntnisse aus diesen Simulationen zu gewinnen, haben wir die lineare, iterative Löser-Bibliothek GaspiLS entwickelt.
Mehr Informationen zu GaspiLS finden Sie hier.
Das Global Adress Space Programming Interface (GPI) ist ein asynchronen Kommunikationsmodell. Jeder Prozessor kann wahlfrei auf alle Daten direkt zugreifen – egal auf welchem Speicher sie liegen und ohne andere parallel ablaufende Prozesse zu beeinflussen. Damit liefert es einen entscheidenden Baustein, um die nächsten Supercomputer zu realisieren. Das Global Adress Space Programming Interface ist nicht als parallele Programmiersprache entwickelt, sondern als parallele Programmierschnittstelle, die universell eingesetzt wird.
Mehr Informationen zu GPI finden Sie hier.
Die NASE (Neural Architecture Search Engine) am Fraunhofer ITWM ist ein leistungsfähiges KI-Tool zur Optimierung von Neuronalen Netzwerkmodellen im Hinblick auf die zugrunde liegende Hardware – z. B. KI-Beschleuniger, Zoll-AISCs und FPGAs. Dieser Service automatisiert den Prozess der Suche nach effizienten KI-Modellen, die auf spezifische Leistungsanforderungen wie Geschwindigkeit, Latenz und Stromverbrauch zugeschnitten sind. Durch die Einbeziehung einzigartiger Hardware-Merkmale in das Modelldesign stellt die NASE sicher, dass jede neuronale Architektur sowohl optimal als auch maßgeschneidert auf die Anforderungen des Nutzers zugeschnitten ist. Diese Lösung nutzt fortschrittliche Algorithmen und umfangreiche Rechenressourcen, um gebrauchsfertige, effiziente neuronale Netze für reale Anwendungen bereitzustellen.
Mehr Informationen zu NASE finden Sie hier.
Mit dem Open-Source-Mehrbenutzer-Software-Stack Carme können mehrere Nutzer die verfügbaren Ressourcen eines Rechenclusters verwalten. Dabei verbindet unsere Software maschinelles Lernen mit Hochleistungsclustern (HPC): Durch die Integration einer interaktiven Clusternutzung erhalten die Nutzer die Möglichkeit, bereits bekannte Werkzeuge der Datenanalyse auf einem komplexen HPC-Cluster zu nutzen.
Mehr Informationen zu CARME finden Sie hier.
In diesem Jahr wird am Stand des Fraunhofer ITWM die STXProzessorkarte vorgestellt, die das PCIe 5 Board mit vier STX Chiplets ausstattet. Diese Chiplets eignen sich hervorragend für bandbreitenbegrenzte Anwendungen, insbesondere für Schablonenalgorithmen.
Das System bietet Entwicklern eine benutzerfreundliche Programmierschnittstelle durch eine C++ und OpenMP-Schicht, die die zugrunde liegende Komplexität effizient maskiert. Unser Compiler-Team hat dieses Setup erfolgreich optimiert, um Spitzenleistungen über verschiedene Simulationskernel hinweg zu erzielen und so die Entwicklung zu rationalisieren und die Recheneffizienz zu verbessern.
Mehr Informationen zum STX Prozessor finden Sie hier.